日本ヒューレット・パッカード株式会社Hp Mini 210バッテリー（略称：日本HP、本社：東京都江東区、代表取締役 社長執行役員：小出 伸一）は、シンクライアント端末の新製品3機種を発表します。 <br />
企業の大切な資産であるデータをデータセンターに集約し、個々の端末に保持しないことによって、高いセキュリティ性と管理コストの削減を実現するシンクライアントソリューションは、ITガバナンスの強化を図る多くの企業で導入が進んでいます。一方で、業務の生産性や管理HP Mini 5101バッテリー  者の工数の削減など、シンクライアントソリューションの新しい課題が顕在化してきました。 <br />
日本HPは上記のようなお客様のニーズに対応するため、HP独自OS「HP ThinPro」を搭載したエントリーモデル「HP t5565 Thin Client（以下t5565）」、最新OS「Windows Embedded Standard 7」を搭載したスタンダードモデルの「HP t5570e HP Mini 5102バッテリーThin Client（以下t5570e）」、最大4画面同時出力に対応する上位機種「HP t5740ex Thin Client（以下t5740ex）」の計3機種を発表します。 <br />
新製品は、日本HP直販営業、日本HP販売代理店を通じ、本日から販売を開始します。
FPGAにプロセッサコアを実装するとき、それをどのようなアプリケーションでレノボ G560 電源アダプター利用する場合であっても、バスやメモリーとのインターコネクト（相互接続）が必要になる。しかし、そのためのアプローチ方法は、プロセッサコアごとに異なっている
　

ほとんどのバス規格が策定される以前から存在しているAlteraのソフトウエアベースのプロセッサコア（ソフトコア）「Nios」は、独自のインターコネクトシステム「Avalon」を持つ。Avalonでは、共有物理バスの問題を避けるため、IBM ThinkPad G41バッテリー一般的にスイッチマトリクスを使用している。しかし、最近になってAlteraは、Avalonの周囲にガスケットを配置することにより、ARMのバス規格「AXI（Advanced Extensible Interface）」に対応できるようになると発表した。これは、ARMが、プロセッサコアだけでなくバス規格などについても影響力を増大させつつあるからだ。また、Xilinxも、中核的なインターコネクトIP（Intellectual Property）としてAXIを採用する方針をDB946A表明している。<br />
<br />
ユーザーが直面するインターコネクトの問題は、物理層だけに留まらない。Xilinxのマーケティング担当シニアバイスプレジデントを務めるVin Ratford氏は、「顧客が求めているのは単体のプロセッサコアではない。プロセッサコアを含めたエコシステムだ」と述べる。その要求に応えるために、dell Vostro 3450 アダプタベンダーらはプロセッサコアだけでなく、メモリーや周辺機能などの各ブロックを接続し、合成とマッピングスクリプトを作成するという面倒な処理を行う、GUI（Graphical User Interface）ベースのシステム構築用ツールを提供している。例えば、Xilinxのソフトコア「MicroBlaze」を利用する場合、そのエコシステムとXilinxがHP Pavilion dm1バッテリー提供するIPブロックを用いるだけで、高性能のマイクロコンピュータを構築できる。このとき、FPGA内部のインターコネクトも自動的に生成される（<strong>図2</strong>）。<br />
　
Xilinxに限らず、主要なFPGAベンダーは、このような包括的なソリューションを提供している。Microsemiでのシニア製品開発マネージャを務めるTim Morin氏によると、「われわれのツールは、プロセッサ、メモリー、周辺機能、ARMのバス規格『AHB（Advanced High Performa42T4537nce Bus）』を接続するためのIPを提供する。ユーザーはツール上でブロックをドラッグアンドドロップするだけでよい」と述べている。Lattice Semiconductorは、インターコネクトIPについても、プロセッサコアと同様にオープンソースにする方針を貫いている。Latticeのソフトコア「LatticeMico」は、インタフェースとしてオープンソースの「Wishbone」を採用している。同社のソフトウエア製品計画マネージャを務めるMike Kendrick氏に P5413よると、「Wishboneは、一見AlteraのAvalonに似ているが、細部は大きく異なっている。両インタフェースの間に互換性はない」と語る。また、Latticeも、ブロック図形式の入力からRTL（レジスタ転送レベル）コードを生成するシステム構築用ツールを提供している。<br />

高速RAMも、FPGAにプロセッl J1KNDサコアを実装する際に検討すべき課題の1つである。Linuxを組み込んで動作させるようなアプリケーションプロセッサには、大容量のセットアソシアティブ方式のキャッシュメモリー（以下、キャッシュ）が搭載されている。一方、実行するタスクの種類が決まっているタイプのプロセッサでは、より高速で簡素な構造のダイレクトマップ方式のキャッシュか、ARMのプロセッサコアにオプション的に実装される密結合メモリー（TCM：TightlAcer Aspire 5710 バッテリーy Coupled Memory）のようなRAMを使用することが多い。最新のFPGAは、大容量の高速ブロックRAMを搭載しているため、RAM自体の容量や速度が大きな問題になることはない。しかし、プロセッサコアとRAMの間の接続やメモリーコントローラの実装については困難さが付きまとうARMのマイコン向けプロセッサコアであるCortex-Mシリーズを用いたFPGA製品に注力するMicrosemiは、ブロックRAMとプロセッサコアの接続を簡素なものにしている。Morin氏は、「ハードウエアベースのプロセッサコア（ハードコア）である『CAcer Aspire 5715バッテリーortex-M3』の基本仕様はキャッシュレスとなっている。そこでわれわれは、キャッシュとして、容量が32KバイトのハードウエアSRAMを2個、当社のFPGA『SmartFusion』のスイッチマトリクスポート上に搭載している。一方、ソフトコアであるCortex-M1を使用する場合にはキャッシュは使用しない。その代わり、ユーザーはシステム構築用のツールを介して
　
Xilinxも、MicroBlazeのメモリー接続について、Microsemiと同じような保守的な方法をとっていAcer Aspire 5730バッテリーる。Xilinxのプロセッシング製品担当バイスプレジデントを務めるVidya Rajagopalan氏は、「ブロックRAMまたはLUT（Look-up Table）の中にキャッシュを実装することができる。キャッシュは、ダイレクトマップ方式のものを用いることがほとんどだ。メモリーコントローラをセットアソシアティブ方Acer Aspire 6530 バッテリー式に対応させることもできるが、処理が複雑になるので最大動作周波数が低くなるおそれがある」と説明する。<br />
　

Alteraは、さまざまなアプリケーションで、プロセッサコアを搭載したFPGAが利用されていると見ていることから、メモリーについては多様な選択肢を設けている。同社の組み込み製品マーケティングマネージャを務めるNirmal Kari氏によると、「NiosのL1キャッシュは、オAcer Extensa 7630バッテリーンチップのメモリーブロックと連携するソフトコントローラとして実装されている。最大動作周波数への影響を最小限に抑えつつ、セットアソシアティブ方式のキャッシュを実装することもできるが、その結果得られるシステム性能は実行するソフトウエアに依存する。また、キャッシュを用いることで、システム性能がよくなる場合もあれば悪くなる場合もある」FPGAにプロセッサコアを搭載する際の大きな魅力として語られているのが、特定用途向けのハードウエアアクセラレータを周辺機能として実装できることだ。AS07B31ただし、その実現方法は、FPGAやプロセッサコアごとに異なる。<br />
　

Niosの設計ツールは、カスタム命令を定義する機能を備えている。同ツールによって、新しい命令をNiosパイプラインに組み込むのに必要となる、デコーディングと実行ロジックの変更を生成することができる。単一の処理が、クリティカルループにおけるボトルネックになっている場合にはAS07B41

、この手法が有効である。また、この手法の代わりに、アクセラレーションを行う対象であるCコードから直接RTLコードを合成することによって、カスタムアクセラレータを構築することもできる。この場合、新しいロジックブロック用のAvalonラッパーをコンパイルして、その結果を設計データの中にドロップすればよい
　
Xilinxは、MicroBlazeにおいて、AS07B51

Niosの事例と同じような、2段階からなるアプローチをとっている。同社の組み込みプラットフォームマーケティング担当マネージャを務めるNavanee Sundaramoorthy氏は、「アクセラレータの実装には2つの方法がある。まず、大規模なアクセラレータはAXIに接続する。一方、FIR（Finite Impulse Response：有限インパルス応答）フィルタや飽和乗算器などの小規模なものは、MicroBlazeパイプラインに直接接続する」と述べる。<br />
　

ソフトコアはRTLコードで記述されているので、ライセンス上の問 UM08A31

題さえなければ、ユーザー側でRTLコードを改変して好きなように拡張することが可能である。しかし、プロセッサコアの論理設計に関する知識と、結果として得られるシステムの正確性や性能への影響については、プロセッサコアのベンダーの責任ではなくユーザーの自己責任になることに留意すべきだろう。<br />
プロセッサコアを搭載するFPGAの設計を検証する際には、プロセッサコアそのものの検証、UM08A51

サブシステムを含めたマイクロプロセッサとしての検証、組み込みソフトウエアのデバッグなどのように、
　
LatticeのKendrick氏も、システム検証は多くの設計チームにとって複雑な問題になり得るという意見に同意する。Kendrick氏は、「LatticeMicoのユーザーは、複雑さを緩和するために、まずは検証済みのオープンソースの参照UM08A71

設計を基に、自分たちの要件に合わせて改造することが多い」と説明する。さらに、同氏は、「設計を起こす最初の段階でRTLシミュレーションを使用するユーザーもいる。だが、多くのユーザーは、動作する参照設計に対して慎重に変更を加えていき、それを直接評価ボードに組み込んで動作させてみるという方法をとっている」とも述べている。

　
組み込みソフトウエアのデバッグの問題については、SoC（Syst UM08A72

em on Chip）の世界では、ARMが提供している「CoreSight」のようなデバッグ用のサブシステムに頼る傾向がますます高まっている。このようなサブシステムは、Xilinxが提案するEPP（Extensible Processing Platform）製品に用いられる予定のハードコアの中に搭載されている場合があるが、ベンダーはいつもそのことを明らかにしているわけではない。例えば、CoreSightは、SmartFusionのCortex-M3コアに搭載されているようだ。 UM08A73しかし、CoreSightが、FPGAベンダーのプロプライエタリなプロセッサコアをサポートしているかどうかは、また別の問題である。Sundaramoorthy氏によると、MicroBlazeには、シングルステップとブレークポイントが可能なJTAG（Joint Test Action Group）アクセスがあるという。Niosにも同様の機能がある。とはいえ、普段使用しているデバッグツールが、使用するプロセッサコアをサポートしているとは限らない。例えば、LatticeMicoは、オープンソースを特徴とするにもかかわらず、その動作モニタリング機能のインUM08A74

タフェースは同社製デバッガへのインタフェースしか備えていない。

XilinxのMicroBlazeも似たような経路をたどって進化したが、おそらく重視している部分が異なる。同社のプロセッシング製品担当バイスプレジデントを務めるVidya Rajagopalan氏は、「MicroBlazeは主にステートマシンの実装に使用されている。皮肉なことに、F UM08B71PGAの規模が大きいほど、小規模のプロセッサコアが利用される傾向があるようだ」と述べている。

　
だが、この傾向によってMicroBlazeの機能拡張が止められることはなかった。Xilinxの組み込みプラットフォームマーケティング担当マネージャを務めるNavanee Sundaramoorthy氏によると、MicroBlazeには、ユーザーが必須としているLinuxポートに加えて、メモリー管理 Acer UM08B72

ユニット、メモリー保護機能、単精度の浮動小数点処理機能などが含まれているという。